# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-276918

(43)Date of publication of application: 02.10.1992

(51)Int.CI.

H03K 19/0175 H05K 13/00

(21)Application number: 03-062591

(71)Applicant : HITACHI LTD

(22)Date of filing:


04.03.1991

(72)Inventor: UCHIDA SATORU

## (54) LOGIC THRESHOLD MATCHING METHOD FOR LSI AND ELECTRONIC CIRCUIT DEVICE (57)Abstract:

PURPOSE: To eliminate the need for a level shifter for logic threshold voltage matching by adjusting a voltage between a reference level in common to plural LSIs and a level at an LSI power supply terminal.

CONSTITUTION: A 5V voltage is applied between terminals 3 and 4 of an LSI 1 with respect to a ground level GND (=0V) and the terminal 4 is set to the ground level. A rated voltage 3.3V is applied between power supply terminals 5 and 6 of an LSI 2. A voltage of 0.85V is applied to the terminal 6 of the LSI 2 with respect to the ground level and a voltage of 4.15V is applied to the terminal 5. In this case, the voltage applies between the terminals of the LSI 2 is set to 3.3V being the rated voltage. When a logic threshold voltage Vth is selected to be a half the voltage between the power supply terminals (=3.3/2+0.85)V, the logic threshold voltage Vth of the LSI 2 is set to 2.5V with respect to the ground level and it is coincident with the logic threshold voltage Vth 2.5V(=5/2) of the LSI 1. Thus, the level shifter for matching the logic threshold voltage is not required.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平4-276918

(43)公開日 平成4年(1992)10月2日


(51) Int.Cl. <sup>6</sup> H 0 3 K 19/0	識別配号	庁内整理番号	FΙ			技術表示箇所
H 0 5 K 13/0		8509-4E 8941-5 J	нозк	19/00	101 Z	;
				審査請求未	請求 請求項の	数5(全 7 頁)
(21)出願番号	<b>特顧平3-62591</b>		(71)出願人	000005108	<b>分刚</b> 华前	
(22)出顧日	平成3年(1991)3			田区神田駿河台	四丁目6番地	
			(72)発明者			
					市上水本町5丁 製作所武蔵工場	·目20番1号 株  内
			(74)代理人	弁理士 玉	村 静世	
•						

## (54) 【発明の名称】 LSIの論理スレツショルド整合方法及び電子回路装置

## (57)【要約】

【目的】 本発明の目的は、複数のLSI間の論理スレッショルド電圧整合においてレベルシフタの介在を不要とすることにある。

【構成】 LSI32の電源端子39,40間の電圧が定格レベルにほぼ等しくなる条件下で、複数のLSI共通の基準レベルとされるグランド=0Vと、LSI電源端子39,40との電位差を調整することにより、当該複数のLSI間の論理スレッショルド電圧Vthを整合させ、それにより、論理スレッショルド電圧整合のためのレベルシフタの介在を不要とする。



(2)

特開平4-276918

#### 【特許請求の範囲】

【請求項1】 複数のLSIそれぞれの電源端子間電圧 が定格値にほぼ等しくなる条件下で、当該複数のLSI 共通の基準レベルとLSI電源端子との電位差を調整す ることにより、当該複数のLSIの論理スレッショルド 電圧を整合させることを特徴とするLSIの論理スレッ ショルド整合方法。

【請求項2】 電源端子間電圧の定格値の異なる複数の LSIを含み、この複数のLSIそれぞれの電源端子間 電圧が定格値にほぼ等しくなる条件下で当該複数のLS 10 Iの論理スレッショルド電圧が整合するように、当該複 数のLSI共通の基準レベルとLSI電源端子との電位 差が設定されて成る電子回路装置。

【請求項3】 電源端子間電圧の定格値が等しい複数の LSI毎にそれを搭載して成る複数のLSI実装基板を 含み、この複数のLSIそれぞれの電源端子間電圧が定 格値にほぼ等しくなる条件下で、このLSI実装済基板 間におけるLSIの論理スレッショルド電圧が整合する ように、当該複数のLSI共通の基準レベルとLSI電 源端子との電位差が設定されて成る電子回路装置。

【請求項4】 単一の直流電圧から互いに異なる直流電 圧を生成する電圧変換回路を含み、この電圧変換回路の 出力を選択的に上記LSIに供給するように構成された 請求項2又は3記載の電子回路装置。

【請求項5】 上記LSI 実装基板に上記電圧変換回路 が搭載されて成る請求項4記載の電子回路装置。

## 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、電源端子間電圧の定格 値の異なる複数のLSI間の論理スレッショルド電圧の 30 整合方法、及びそのような方法により論理スレッショル ド電圧が整合された電子回路装置関し、例えば、電源端 子間電圧の定格値が3.3 VとされるロジックしSI と、定格値5VとされるロジックLSIとが混在するシ ステムに適用して有効な技術に関する。

## [00002]

【従来の技術】パーソナルコンピュータやその他のデー タ処理システムにおいては、それに含まれるLSIの電 源端子間電圧(動作電源電圧)の定格値が標準の5 Vに 統一されており、従ってそのようなシステムに含まれる 40 LSI間の論理スレッショルド電圧は整合されている。 しかしながら、今後LSIのプロセスの微細化に伴う電 源端子間電圧の低下により、例えば定格値3.3 VのL SIが多くなると、そのようなLSIと電源端子電圧の 定格値が5 VのLSIとが、一つのLSI 実装基板にお いて混在する場合や、定格値3. 3 VのLSIのみを搭 載したLSI実装基板と定格値5VのLSIのみを搭載 したLSI実装基板とが信号伝達ラインによって結合し なければならない場合が考えられる。例えば0.5ミク

Vとされ、ロジックLSIの定格値は5Vとされ、それ らを結合しなければならないことが十分に考えられる。 そしてそのような場合に、LSI間の論理スレッショル ド電圧の整合が問題とされる。すなわち、電源端子間電 圧の定格値が3.3 VのLSIと、電源端子電圧定格値 が5VのLSIとで、論理スレッショルド電圧が異なる ために、それらを直接結合して信号のやり取りを行うこ とが困難になる。従来の技術によれば、そのように論理 スレッショルド電圧が異なる場合に、LSI間にレベル

【0003】尚、そのようなレベルシフタについて記載 された文献の例としては、昭和62年6月1日に技術評 **論社より発行された「TTL-ICえらび方・使い方** (岡田弘 著)」がある。

シフタを介在させ、それでレベル変換を行うことによ

り、後段LSIへの信号伝達を可能とする。

## [0004]

【発明が解決しようとする課題】しかしながら、上記の ように論理スレッショルド電圧が異なるLSI間にレベ ルシフタを介在してそれら間の信号伝達を可能とするこ とは、以下のような問題点のあることが、本発明者によ って見いだされた。

【0005】一つのレベルシフタでレベルシフトを行え るのは一つの信号のみであるから、各信号毎にそのよう なレベルシフタを設けなければならず、そうすると、L SI実装基板などにおいてレベルシフタを形成するのに 多くの領域を必要とする。また、レベルシフタでは、信 号伝達が一方向に限定されてしまうため、LSI間で双 方向に信号のやり取りを行う場合には使用できない。さ らに、レベルシフタが介在されることにより、信号遅延 を生ずる。

【0006】本発明の目的は、LSI間にレベルシフタ などの電子回路を介在させることなく、電源端子電圧の 定格値が異なる複数のLSI間の論理スレッショルド電 圧を整合させ得る技術を提供することにある。

【0007】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図面から明らかになるで あろう。

### [8000]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0009】すなわち、複数のLSIそれぞれの電源端 子間電圧が定格値にほぼ等しくなる条件下で、当該複数 のLSI共通の基準レベルとLSI電源端子との電位差 を調整することにより、当該複数のLSI間の論理スレ ッショルド電圧を整合させる。また、そのようにして電 子回路装置を形成するものである。このとき、電源端子 間電圧の定挌値が等しい複数のLSI毎にそれを搭載し て成る複数のLSI 実装基板を有する場合には、当該複 ロンプロセス時代では、メモリLSIの定格値は3.3 50 数のLSIそれぞれの電源端子間電圧が定格レベルにほ (3)

特開平4-276918

ぼ等しくなる条件下で、当該LSI実装済基板間におけ るLSIの論理スレッショルド電圧が整合するように、 当該複数のLSI共通の基準レベルとLSI電源端子と の電位差を設定すると良い。さらに、そのような電位差 設定を容易に実現可能とするには、出力電圧の異なる複 数系統の直流電圧を生成する電圧変換回路を設けると良 14

#### [0 0 1 0]

【作用】上記した手段によれば、複数のLSI共通の基 準レベルとLSI電源端子との電位差を調整することに より、当該複数のLSI間の論理スレッショルド電圧を 整合させることは、論理スレッショルド電圧整合のため のレベルシフタなどの、当該複数のLSI間への介在を 不要とするように作用する。

### [0 0 1 1]

【実施例】図1には本発明の一実施例方法が適用される 電子回路装置が示される。

【0012】図1においてLSI1は、動作電圧すなわ ち電源端子3, 4間の定格値が5 V とされ、LSI2 は、電源端子5,6間の定格値が3.3 Vとされ、それ 20 らは一つのLSI実装基板に搭載される。また、LSI 1,2の信号入出力端子は信号線7によって結合され、 それらLSI1, 2間で相互に信号のやりとりが可能と される。つまり、LSI1からLSI2へ信号が伝達さ れる場合もあるし、それとは逆にLSI2からLSI1 へ信号が伝達される場合もある。

【0013】上記LSI1の電源端子3,4には、複数 のLSIさらには本実施例装置において共通の基準レベ ルとされるグランドレベルGND=0Vを基準とする5 V電圧が印可される。その場合、低電位側電源端子4は 30 グランドレベルとされる。

【0014】他方、LSI2の電源端子5,6には、当 該LSI2の電源端子間電圧の定格値とされる3.3V 電圧が印可される。ここで、電源端子6をグランドレベ ルとした場合には、互いに電源端子間電圧の異なる二つ のLSI1, 2間で論理スレッショルド電圧Vthの不 整合を生じ、そのために、信号線7を介しての信号伝達 に支障を来す。そこで本実施例では、LSI2の低電位 傾電源端子6に、グランドレベルを基準とする0.85 Vが印可され、そして高電位側電源端子5には4.15 40 Vが印可される。この場合、LSI2の電源端子間電圧 は、それの定格値である3.3 Vとされる。つまり、こ のような電圧供給においても当該LSI2の電源端子間 電圧はそれの定格値とされる。そしてLSIの論理スレ ッショルド電圧Vthを電源端子間電圧の1/2 (= 3. 3/2+0. 85) Vとすると、LSI2の論理ス レッショルド電圧Vthは、グランドレベルを基準とし て2. 5 Vとされ、LSI1の論理スレッショルド電圧 2.5 (=5/2) Vと一致する。

号波形が示される。

【0016】図2に示されるように、LSI2の出力信 号波形は、LSIの論理スレッショルド電圧Vth= 2. 5 Vを中心として4. 15 Vから0. 85 Vの振幅 となり、それは、LSI2の低電位側電源端子6をグラ ンドレベルとして当該LSI2の高電位側出力端子に 3. 3 Vを印加した場合の信号振幅に比べ、正側に0. 85 Vだけシフトされたものとされる。そのようなレベ ルシフトにより、LSI1とLSI2との論理スレッシ ョルド電圧V t hが整合されるので、両LSI間の信号 伝達が良好に行われる。

【0017】図3には、図1に示される場合と異なり、 LSI1, 2で共通の基準レベルとされるグランドGN D=0とLSI1の電源端子3,4との電位差を調整す ることによって両LSIの論理スレッショルド電圧V t hを整合させる場合の実施例が示される。

【0018】図3において、LSI2の電源端子5,6 には、複数のLSIさらには本実施例装置において共通 の基準レベルとされるグランドレベルGND=0 Vを基 準とする3.3 V電圧が印可される。その場合、低電位 側電源端子6はグランドレベルとされる。

【0019】他方、LSI1の低電位側電源端子4に は、グランドレベルGND=0Vを基準とする-1.8 5 Vが印加され、当該LSI1の高電位側電源端子3に は、グランドレベルGND=0Vを基準とする4.15 Vが印加される。そのような電圧印加により、当該LS I1の電源端子3,4間の電位差は、5Vとなるから、 当該LSI1の定挌値に等しくなる。 そしてそのような 電圧印加により、LSI1の論理スレッショルド電圧V thは、図1に示される場合に比べて0.85Vだけ負 側にシフトされて1.65Vとなり、その結果、LSI 2の論理スレッショルド電圧Vth=1.65(=3. 3/2) Vに等しくなる。従って、図1に示される場合 と同様に両LSI間の論理スレッショルド電圧Vthが 整合されることにより、良好な信号伝達が可能とされ

【0020】図4には、図1、図2とは異なる電圧印加 例が示される。

【0021】図4において、LSI1の低電位側電源端 子4には、グランドレベルGND=0Vを基準とする-0. 35 Vが印加され、当該LSI1の高電位側電源端 子3には、グランドレベルGND=0Vを基準とする 4.65 Vが印加される。そのような電圧印加により、 当該LSI1の電源端子3, 4間の電位差は、5Vとな るから、当該LSI1の定挌値に等しくなる。そしてそ のような電圧印加により、LSI1の論理スレッショル ド電圧Vthは、図1に示される場合に比べ0.35V だけ負側にシフトされて2.15 Vとなる。また、LS I 2の低電位側電源端子6には、グランドレベルGND 【0015】図2にはLS12から信号線7への出力信 50 = 0Vを基準とする0.5Vが印加され、当該LSI2

(4)

特開平4-276918

の高電位側電源端子5には、グランドレベルGND=0 Vを基準とする3.8 Vが印加される。そのような電圧 印加により、当該LSI2の電源端子5,6間の電位差 は、5 Vとなるから、当該LSI2の定格値に等しくな る。そしてそのような電圧印加により、LSI2の論理 スレッショルド電圧Vthは、図3に示される場合に比 べ0.5 Vだけ正側にシフトされて2.15 Vとなり、 LSI1の論理スレッショルド電圧Vthと等しくな る。従って、図4に示されるような電圧印加によって も、図1.図3に示される場合と同様に、LSI1.210

【0022】図5にはそれぞれ電源端子間電圧の異なる 3個のLSI間で論理スレッショルド電圧Vthの整合 を図る場合の実施例が示される。

間で良好な信号伝達が可能とされる。

【0023】図5において、LSI21, 22, 23は 一つのLSI 実装基板に搭載され、るそれらの電源端子 間電圧の定格値は、それぞれ5 V, 3 V, 4 V とされ る。また、LSI21, 22, 23の信号入出力端子 は、信号線27によって結合され、それらLSI21, 22, 23間で相互に信号のやりとりが可能とされる。 LSI21の低電位側電源端子24には、グランドレベ ルGND=0Vとされ、当該LSI1の高電位側電源端 子23には、そのグランドレベルGND=0Vを基準と する5 V 電圧が印加される。この場合の論理スレッショ ルド電圧Vthは、図1に示されるLSI1と同様に 2. 5 V とされる。また、LSI22の低電位側電源端 子26には、グランドレベルGND=0Vを基準とする 1 V電圧が印加され、当該LSI22の高電位側電源端 子25には、グランドレベルGND=0Vを基準とする 3.8 V電圧が印加される。そのような電圧印加によ り、当該LSI22の電源端子25,26間の電位差 は、3∨となるから、当該LS122の定挌値に等しく なる。そしてそのような電圧印加により、LSI22の **論理スレッショルド電圧Vthは、2.5Vとされ、L** SI21の論理スレッショルド電圧Vthと等しくされ る。さらに、LSI27の低電位側電源端子11には、 グランドレベルGND=0 Vを基準とする0.5 V電圧 が印加され、当該LSI27の高電位側電源端子10に は、グランドレベルGND=0Vを基準とする4.5V **電圧が印加される。そのような電圧印加により、当該し** SI27の電源端子10、11間の電位差は4Vとなる から、当該LSI27の定挌値に等しくなる。そしてそ のような電圧印加により、LSI27の論理スレッショ ルド電圧Vthは、2.5Vとされ、LSI21,22 の論理スレッショルド電圧Vthと等しくされる。この ような亀圧印加によってLSI21, 22, 23の論理 スレッショルド電圧V t hが整合されるので、それらL SI間で良好な信号伝達が可能とされる。

【0024】図7には上配のように互いに異なる複数系統の電源電圧を生成する電源部が示される。

【0025】図7に示される電源部は、特に制限されないが、商用交流電源51から数V乃至数十Vの直流電圧を生成する直流電源回路52と、この直流電源回路52の出力を取り込んで、互いにレベルの異なる複数系統の直流電圧Vcc1、Vcc2、・・・VccN(Nは正の整数)を生成する電圧変換回路53とを含む。上記直流電源回路52は、交流電圧51を変圧する変圧器や、その変圧出力を整流するための整流器、その整流出力を平滑するためのフィルタ回路を含む。また上記電圧変換回路53は、複数の定電圧回路54-1、54-2、・・・を含む。この複数の定電圧回路54-1、54-2、・・・は基本的に同一構成のものを適用できる。

【0026】図8には上記定電圧回路54-1の構成例が示される。

【0027】図8に示される定電圧回路はリニア又はド ロッパ方式と称されるシリーズレギュレータであり、上 記LSIに、その電源として供給される電圧よりも高い 電圧が上記直流電源回路52から与えられることによっ て所望レベルの出力電圧を得ることができる。63は出 力電圧検出制御回路であり、この出力電圧検出制御回路 63は、出力電圧Vccの検出結果に基づいてNPN形 バイボーラトランジスタ62の消費電力を変化させる機 能を有する。例えば出力電圧が所定値よりも高い場合に は上記トランジスタ62での消費電力を増加させるよう に、またそれとは逆に所定値よりも低い場合には上記ト ランジスタ62での消費電力を減少させるように作用す る。それにより出力電圧Vcc1が所望の値に安定化さ れる。出力電圧Vccは、出力電圧検出制御回路62内 において出力電圧V c c を検出するための分圧抵抗の分 圧比を調整することで可能とされる。従って、各定電圧 回路54-1,54-2,・・・の出力電圧は、当該定 電圧回路内の出力電圧検出制御回路63に含まれる分圧 抵抗の分圧比を調整することにより、例えば図5に示さ れる実施例で必要とされる、0.5V.1V.4V.5 Vの直流電圧を生成することができる。 尚、図8におい て、入力部と出力部とに結合されたPNP形パイポーラ トランジスタ61や、それのペース電極とエミッタ電極 とに結合された抵抗は、重負荷時に出力電流を上記トラ ンジスタ61と62とで分担することによって出力電圧 Vcc1を安定化するように作用する。

【0028】上記のような電源部において、直流電源回路52はLSI実装基板の外部に配置され、電圧変換回路53はLSI実装基板に搭載される。その場合において、当該電圧変換回路53が搭載されるLSI実装基板には、電圧レベルの異なる電源電圧を所定のLSI電源端子に伝達するために、複数の電源伝達ラインが形成される。

【0029】上配実施例によれば以下の作用効果を得ることができる。

50 【0030】(1)図1において、LSI1の電源端子

(5)

特開平4-276918

′

3, 4には、複数のLSIにおいて共通の基準レベルと されるグランドレベルGND=0Vを基準とする5V電 圧が印可され、また、LSI2においては、その低電位 側電源端子6に、グランドレベルを基準とする0.85 Vが印可され、そして高電位側電源端子5には4.15 Vが印可されることによって電源端子5,6間の電圧が 当該LSI2の定格値とされる。そのような電源電圧印 加により、LSI2の論理スレッショルド電圧Vth は、グランドレベルを基準として2.5 Vとされ、LS I 1の論理スレッショルド電圧2. 5 (=5/2) Vと 一致される。このように複数のLSI共通の基準レベル とされるグランド=0 VとLS I 電源端子との電位差を 調整することにより、当該複数のLSI間の論理スレッ ショルド電圧Vthを整合させることができ、そのよう な論理スレッショルド電圧整合におては、LSI1とL SI2との間にレベルシフタなどの介在を不要とするこ とができる。

【0031】(2)上記(1)の作用効果により、LS I 実装基板においてレベルシフタを形成するための領域を不要とし、また、LSI間で双方向信号を取り扱うこ 20 とができる。さらに、レベルシフタが介在されないので、複数のLSI間で、特にその間の信号伝達経路において信号遅延が問題とされることはない。

【0032】(3)電圧変換回路53をLSI実装基板に搭載した場合には、電圧レベルの異なる電源電圧を所定のLSI電源端子に伝達するための複数の電源伝達ラインを、当該LSI実装基板の外部にまで引き出す必要がないので、当該電圧変換回路53をLSI実装基板の外部に配置する場合に比して、当該LSI実装基板から外部への引き出し線の減少を図ることができる。

【0033】以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

【0034】例えば上配実施例では、電源端子間電圧の定格値が互いに異なる複数のLSIが一つのLSI実装基板に搭載された場合について脱明したが、電源端子間電圧の定格値が等しいLSI毎にそれを搭載して成る複数のLSI実装基板間においても、上配実施例の場合と同様に、LSIの論理スレッショルド電圧Vthを整合させることができる。図6にはその場合の実施例が示さ

9には4.15 Vが印加され、当該基板の低電位側電源、端子36には0.85 Vが印加される。そのような電圧印加により、LSI実装基板32の電源端子間電圧さらには、当該基板32に搭載されるLSI37,38の電源端子間電圧は、3.3 Vとされ、当該LSI37,38の電源端子間電圧は、3.3 Vとされ、当該LSI37,38の定挌値に等しくされる。そして、上記のような電圧印加により、LSI実装基板32に搭載されたLSI37,38の論理スレッショルド電圧Vthは、図1に示される実施例の場合と同様に、2.5 Vとされ、LSI実装基板31に搭載されるLSI33,34の論理スレッショルド電圧Vthと等しくされる。従って、このように電源端子間電圧の定挌値が等しいLSI毎にそれを搭載して成る複数のLSI実装基板31,32間においても、上記実施例の場合と同様に、LSIの論理スレッショルド電圧Vthを整合させることができる。

Я

【0036】上記実施例では、定電圧回路54-1,54-2・・・にシリーズレギュレータを適用したものについて説明したが、スイッチングレギュレータやその他の電圧安定化回路を適用することができる。

【0037】また、上記実施例では、LSIの動作電圧を当該LSIの定格値に一致させたが、実際には、ある程度の許容範囲があるので、完全に一致させなくても良い。従って、複数のLSIそれぞれの電源端子間電圧が定格レベルにほぼ等しくなる条件下で、当該複数のLSI共通の基準レベルとLSI電源端子との電位差を調整すればそれで十分とされる。

【0038】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である電子回路装置に適用した場合について説明したが、本発明はそれに限定されるものではなく、動作電圧の異なる装置又はLSIを含んで構成されるシステムに適用することができる。

[0039]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

【0040】すなわち、複数のLSI共通の基準レベルとLSI電源端子との電位差を調整することにより当該複数のLSIの論理スレッショルド電圧Vthを整合させることができるので、論理スレッショルド電圧整合のためのレベルシフタを省略することができ、またそれによって、レベルシフタを用いる場合の種々の問題点を解決できる。

【図面の簡単な説明】

【図1】図1は本発明の一実施例が示されるブロック図である。

[図2]図2は図1に示される実施例装置における主要部の波形図である。

【図3】図3は本発明の他の実施例が示されるブロック 0 図である。 (6)

#### 特開平4-276918

10

【図4】図4は本発明の他の実施例が示されるブロック図である。

【図5】図5は本発明の他の実施例が示されるブロック図である。

【図6】図6は本発明の他の実施例が示されるブロック図である。

【図7】図7は上記実施例において適用される電源部の 構成プロック図である。

【図8】図8は上記電源部における主要部の詳細な回路 図である。


【符号の説明】

- 1 LSI
- 2 LSI
- 3 高電位側電源端子
- 4 低電位側電源端子
- 5 高電位側電源端子
- 6 低電位側電源端子
- 7 信号線
- 10 高電位側電源端子
- 11 低電位側電源端子
- 21 LSI
- 22 LSI


23 高電位側電源端子

- 24 低電位側電源端子
- 25 高電位側電源端子
- 26 低電位側電源端子
- 27 LSI
- 31 LSI 実装基板
- 32 LSI 実装基板
- 33 LSI
- 34 LSI
- 10 35 高電位側電源端子
  - 36 低電位側電源端子
  - 37 LSI
  - 38 LSI
  - 40 低電位側電源端子51
  - 51 商用交流電源
  - 52 直流電源回路
  - 53 電圧変換回路
  - 61 PNP形パイポーラトランジス
  - 62 NPN形パイポーラトランジス
- 20 63 出力電圧検出制御回路
  - 64 抵抗


[図1]




[図2]



[図3]



【図5】



(7)

特開平4-276918

